Hirdetés

  2. Fórumok
  3. Lokál
  4. AMD CPU-k jövője - amit tudni vélünk

Új hozzászólás Aktív témák

  • #6203 S_x96x_S addikt HSM #6196
    Új Válasz #6203
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz HSM #6196 üzenetére

    >> "és frekvencia regresszió ott már túl nagy lett volna"
    > Szvsz ennyire nem fogyaszt sokat egy gyorsítótár.

    jó kérdés ..
    az én megértésem (~spekulációm) szerint -
    ez alapján:
    https://www.anandtech.com/show/16725/amd-demonstrates-stacked-vcache-technology-2-tbsec-for-15-gaming ( May 31, 2021 )

    valamennyivel biztosan többet fogyaszt,
    -mivel a technológiából eredően egymásra vannak pakolva ..
    és így a hőtermelés elvezetése nem olyan egyszerű.
    -És még ha le is van kapcsolva[1] .. fizikiailag az is akadályozza (~rontja) a hő elvezetését - az alsó rétegből[2]
    -nem egy sikban van az extra cache .. hanem valami felett [3]
    és ugyanakkora alapterületen több hő keletkezik.
    - És a nagyobb (>200x ) interconnect density [4] - hőelvezetési problémához vezet.
    - és ez még csak 2 réteg. [5]

    [1] "The V-Cache is address striped with the normal L3 and can be powered down when not in use. The V-Cache sits on the same power plane as the regular L3."

    [2] "The other element is thermals – usually you want the logic on the top die to manage the thermals better as it is close to the heatspreader/heatsink, but moving logic further away from the substrate means that power has to be transported up to the top die. Intel is hoping to mix microbumps and TSVs in upcoming technologies, and TSMC has a similar roadmap for the future for its customers."

    [3]

    [4] "this packaging enables a >200x interconnect density"

    [5] "Starting with the technology, this is clearly TSMC’s SoIC Chip-on-Wafer in action, albeit with only two layers. TSMC has demonstrated twelve layers, however those were non-active layers.

    The problem with stacking silicon is going to be in the activity,
    and subsequently thermals .

    We’ve seen with other TSV stacked hardware, like HBM, that SRAM/memory/cache is the perfect vehicle for this as it doesn’t add that much to the thermal requirements of the processor. The downside is that the cache you stack on top is little more than just cache."

Új hozzászólás Aktív témák