2. Fórumok
  3. Lokál
  4. AMD CPU-k jövője - amit tudni vélünk
Legfrissebb anyagok
PROHARDVER! témák
Mobilarena témák
IT café témák
GAMEPOD témák

Új hozzászólás Aktív témák

  • #8833 Petykemano veterán
    Új Válasz #8833
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    Petykemano

    veterán

    Egyelőre csak érdekességképp osztom meg. Relevanciája abban lehet, hogy nemrégiben felröppent hír, hogy az AMD puhatolózott a Samsung irányába.

    "Samsung develops embedded MRAM technology compatible with 14nm FinFET logic" [link]

    "He reported that the development level is close to the mass production level by prototyping a 128Mbit large capacity MRAM macro, and showed that the developed eMRAM technology can be applied to even finer 8nm generation FinFET logic."

    "The cell area of ​​the prototype eMRAM macro is 0.0242 square μm, which is the smallest eMRAM so far."

    "The write pulse width is 200 ns (temperature 160° C.), and the read pulse width is 15 ns (shortest 11 ns, temperature 160° C.)."

    "Photo of silicon die of prototype 16Mbit eMRAM macro. The die dimensions have not been announced (assuming the memory density is 18.1Mbit/square mm, which is the same as the 128Mbit macro, the die area is 0.88 square mm)"

    Vagyis valamilyen Samsung 14nm-es eljáráson 2.27MB/mm2.
    Ez 8nm-en a sűrűség/egységnyi területre vetített kapacitás ennek akár másfélszerese is lehet majd [link]
    (Persze azt nem tudjuk, hogy az eMRAM skálázódása is megáll-e valamilyen eljárásnál)

    TSMC N7-en gyártva a Navi21 esetén az SRAM cellákból álló infinity cache esetén 64MB 40mm2 [link]
    Ez 1.6MB/mm2

    Ezen valamit javít a Zen processzorokhoz alkalmazott 3D V-cache, ami szintén TSMC N7-en 64MB ~36mm2, vagyis ~1.8MB/mm2 (ebbe persze benne van a TSV is, tehát valamivel jobb)

    Az MRAM további előnyei azon kívül, hogy kisebb cellaméret szükséges hozzá elvileg az, hogy nem volatilis, nem szivárog, nem fogyaszt sokat, és azért elég gyors is.

    Persze az MRAM (STT_MRAM) már készülődik a hatalomátvételre legalább vagy 5-10 éve. Most, hogy a 3D stacking realitássá vált és láthatólag új lendületet vett a számolóegységek cache-sel való kitömése, és 5nm-nél már valószínűleg tényleg elég kicsi lehet az SRAM cellák méretének skálázódása (vagyis nem lesz kisebb a cache kiterjedésének mérete) kiváncsi vagyok, hogy valaki hozzányúl-e.

Új hozzászólás Aktív témák

Hirdetés