Új hozzászólás Aktív témák

• #5692 S_x96x_S addikt HSM #5691

  Új Válasz 2021-09-05 09:01:23 #5692

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  válasz HSM #5691 üzenetére

  > Hogy a maradék 4µs hardware latency mire megy el
  > az ábrán, az nekem nem világos.

  valószínüleg a
  - PCIe 3.0 ( csak nemrég jelent meg a Gen4 -es Optane SSD )
  - és az NVMe protocol overheadje ( a PCIe felett ) lehet.

  de még ha nem is tökéletes - de ettől függetlenül az ábra arra jó,
  hogy jelezze, hogy mennyi optimalizálandó
  van még a rendszerben,

  -----------------

  Roland Dreier, a senior staff engineer at Google, has tweeted that “HBM is not a good match for CXL, since even future CXL at gen6 x8 speeds tops out at 100 GB/sec, while HBM2E already goes from 300+ GB/sec to TB/sec speeds.” He suggests the industry could “build CXL “memory drives” from normal DRAM.”

  Dreier says: “You could imagine a future memory hierarchy where CPUs have HBM in-package and another tier of CXL-attached RAM, and DDR buses go away. (Intel is already talking about Sapphire Rapids SKUs with HBM, although obviously they still have DDR5 channels.)”

  He also sees scope for 3D XPoint with CXL: “a 3DXP drive with a 50 GB/sec low-latency byte-addressable CXL.mem interface seems like a killer product that gives new capabilities without forcing awkward compromises.”
  
  https://blocksandfiles.com/2021/03/25/cxl-and-the-developing-memory-hierarchy/

Új hozzászólás Aktív témák