Hirdetés

  2. Fórumok
  3. Lokál
  4. AMD CPU-k jövője - amit tudni vélünk

Új hozzászólás Aktív témák

  • #8273 Petykemano veterán S_x96x_S #8272
    Új Válasz #8273
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    Petykemano

    veterán

    válasz S_x96x_S #8272 üzenetére

    Arra leszek kíváncsi, hogy hogyan árazzák be a cloud szolgáktatók. Melyiket hogy?
    Egy 64 magos Milanhoz képest a SPR szerintem valamennyire érezhető teljesítménybeli előrelépést jelenthet, Aminek persze TDP-ben is meg kell fizetni az árát. Tehát én arra számítanék, hogy az SPR-t úgy fogják majd pozícionálni, hogy maximális teljesítmény kicsit drágábban, mint az eddigiek.

    De a Genoa is erősebb azért a Milan-nál még ha nem is számottevően. Cserébe másfélszer több fér el. Míg az előző igaz volt a Rome->Milan váltásra is, addig utóbbi nem. Egységnyi magot lehetne olcsóbban kínálni.

    Viszont mindkettő új DDR5 platform, ezért esélyes, hogy hiába a megtakarítás a fő üzenet, tartok tőle, hogy a bekerülési költség magasabb, mint ami a CPU árából fakad, amit az AMD mutogatott.

    > relative drága lesz ..

    Valószínűleg drágább lehet, mint a még mindig szubsztráton keresztül kommunikáló Genoa. Ki is emelték, hogy a gmi3 <2pJ/bit. Gondolom a következő lépés valami olyasmi lehet, az RDNA3-hoz hasonlóan körbeveszik a CCD-kel az IOD-t. Az elég olcsó lehet. Vagy hogy felfűzik a CCD-ket valami bridgere.
    Én utóbbit tartom valószínűbbnek.

    Node visszatérve. Én nem gondolnám, hogy a SPR a HBM-től drágulna nagyon.
    De abban igazad van, hogy ez csak ott segít, ahol a Nagy sávszél szempont.

    Szerintem ezt nem lehet helyettesíteni CXL memóriával. Utóbbi csak relatív alacsony késleltetés és sávszélesség mellett jelent nagy kapacitású bővítési lehetőséget.

    Bár MLID szerint az AmD roadmapjén is szerepel HBM-es bővítmény. De nehéz ügy. Nem elég az IOD-hez kapcsolni, mert azzal nem lesz meg a HBM által kínált High Bandwidth elérhető a CCD számára. Ahhoz vagy közvetlenül a CCD-hez kéne kapcsolni (az intelnél.így van), vagy előtte meg kéne teremteni rDNA3-nál a GCD és MCD közötti 800GB/s kapcsolatot.

    A legegyszerűbb nyilván az L3$ további bővítése a stackek.számával.

    Szerintem még mindig lenne értelme egy L4$ bevezetésének. Ami persze méret (késleltetés) okoknál fogva csak kvadránsonként teremtene kapcsolatot a CCD-k között.
    Ezt lehetne aktív interposer formájában alul, vagy az IOD-re stackelve lehetne megvalósítani.
    Ha a 36mm2-be befér 64MB, akkor ~400m nagyságú lapka 640MB L4$-t jelentene stackenként. Az IBM csinált ilyesmit, csak 2D.

Új hozzászólás Aktív témák