Új hozzászólás Aktív témák

• #2707 DraXoN addikt Cifu #2705

  Új Válasz 2020-02-17 10:49:44 #2707

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  DraXoN

  addikt

  LOGOUT blog

  válasz Cifu #2705 üzenetére

  chipleten van az L3, csak CCX-hez rendelve de közös címtérrel, így minden cpu hozzáfér, de a jelenlegi cpukban 2x16MB (1chipletes cpu) vagy 4x16MB(2 chipletes cpu), ez akár ki is költözhet az IO diebe, de ha elég gyors az elérés egy HBM kiválthatja ... de lehet akár csak emiatt egy chiplet is külön (nem extrém elképzelés ha már úgy is IF-en csücsül a nagy része és azon át érhető el, esetleg L2-őt kicsit növelve ellensúlyozni a késleltetést ha magon belül lenne a használat). De HBM-el akár csökkenthető a mérete a jelenlegi felépítés mellett is.
  Kérdés mi mennyi teljesítmény vesztességgel vagy nyeréssel jár, ezt a belsős szakemberek eléggé jól megtudják tippelni és abba az irányba elvinni a fejlesztést.

  AVX512 támogatást biztos elhúzzák addig amíg csak lehet (hogy ne legyen). AMD-nek nem érdeke, és eltudnám képzelni, hogy csak "emulálva" jön majd (futtatja, de csak ennyi, nem lesz gyorsabb) az első generáció belőle... de zen4 elé nem raknám a támogatást (a zen3-ra már mondták, hogy nem lesz benne AVX512).
  Az is a gond körülötte, hogy "nincs kész", intel esetén is generációról, generációra változik, hogy mi van benne (hozzáadnak, elvesznek)... ez így maximum szívatásnak jó.

Új hozzászólás Aktív témák