Szerintem a chipletben nincs IO. Az előadásban el is mondták, hogy az IO vezérlők nem skálázódnak jól és nem is annyira igényelnek alacsonyabb csíkszélességet, nem annyira kritikus a sűrűség, mint a CPU magok esetén. Ezért maradtak azok az - olcsón tervezett és olcsón gyártott - 14nm-en.
Egy másik számítás:
"Each 4-core CCX on GF 14nm is 44mm^2 (including L3); the 8MiB L3 block on its own is 16mm^2. Some back of the envelope math puts 2x 4-core CCX's + another 16MiB (for 32MiB total) L3 at around 120mm^2 on GF, so roughly 60mm^2 on TSMC 7nm, with the remaining 18mm^2 or so accounting the doubled FPU and load/store width, the overhead of unifying 8 cores, and whatever I/O is necessary to communicate with the IOX (and also to the 2x transistor density being optimistic).
"
[ Szerkesztve ]
Találgatunk, aztán majd úgyis kiderül..
