Ne legyen igazad

Zavar, hogy fentről is mennek el a cégtől és nem tudom miért. Persze ha a 10% rájuk is vonatkozik, akkor semmi gond.
Atiq Raza-t csalogassák vissza

Different songs for different moods. łłł DIII Thrawn#2856 łłł Look! More hidden footprints! łłł D4BAD łłł WoT: s_thrawn łłł

A vezetést akkor rúgják ki, amikor vmit elbaltázott a cég (fejek hullanak, szokták mondani).
A beosztottakat meg akkor, amikor megszorítások vannak.
Ez mindenhol így van.

[ Szerkesztve ]

"I press keys on a keyboard all day and click a mouse in front of a glowing rectangle. Somehow that turns into food and shelter."

Ez úgy van ahogy fLeSs is mondja. Valaki(k)nek el kell vinni a balhét ilyet esetekben. Ez minden nagy cégnél így működik. Mellesleg nem hiszem hogy ne lenne bőven utánpótlás a megüresedett pozíciókra.

"Minden negyedik-ötödik magyar funkcionális analfabéta – derült ki a nemzetközi felmérésekből."

hát igen.
nem a vezető mérnököket rúgták ki, azokból nincs olyan sok.

"I press keys on a keyboard all day and click a mouse in front of a glowing rectangle. Somehow that turns into food and shelter."

Remélem van azok között olyan képességű, mint Atiq Raza volt
Ráférne a cégre, hogy kihúzzanak egy pókert a kabátujjból.

Different songs for different moods. łłł DIII Thrawn#2856 łłł Look! More hidden footprints! łłł D4BAD łłł WoT: s_thrawn łłł

biztosan van ott néhány jóképességű emberke, emiatt nem kell félni.
pókerük viszont nincs, arról már hallottunk volna.

"I press keys on a keyboard all day and click a mouse in front of a glowing rectangle. Somehow that turns into food and shelter."

Az SSE5-öt sem értem teljesen, miért van rá szükség. Lesz olyan program ami használni is fogja? Vagy csak megnézhetjük pl a CPU-Z-vel, hogy jéé van benne SSE5, az Intelben meg csak SSE4.1?

Different songs for different moods. łłł DIII Thrawn#2856 łłł Look! More hidden footprints! łłł D4BAD łłł WoT: s_thrawn łłł

Az SSE5 rengeteg új utasítást tartalmaz (talán 170?), szinte egy komplett új x86. Persze nem, mert nincs benne mindenre új utasítás. Elég sok okosság van benne, viszont van vele 2 probléma.

Az egyik, hogy az AMD teljesen önhatalmúlag alkotta meg. Ez csak azért baj, mert az Intel a nagyobb, és a fejlesztők mindig a nagyobb piaci részesedéssel rendelkező gyártó cuccára optimalizálnak. Szóval elég nagy az esélye annak, hogy az SSE5 a 3DNow! sorsára jut.
Megértem őket, próbálnak kitörni az Intel árnyékából, de be kéne látniuk, hogy ilyen piaci pozícióból nem ők diktálnak. Ha huszonx év alatt nem sikerült, akkor most pláne nem fog.

A másik, hogy úgy csinálták meg, mintha "csakazértsem" akarnák támogatni az SSE4-et. Az SSE5 az SSE4-nek csak egy részét tartalmazza, a másik felét meg nem. Ugye ezt nevezzük "részleges" kompatibilitásnak, ekkora idiótaságot nemtom miért követtek el. Csak saját magukkal qrnak ki, mert xy alkalmazásban egy nem támogatott utasítás miatt lassabb lesz a procijuk, mint az Intel procija (az SSE4-ben is vannak okosságok).
A nem teljes kompatibilitás (vagy inkompatibilitás) miatt meg elég sok félreértés származik majd belőle, ez a programozókat is elriaszthatja a használatától (azon felül, hogy nem az Intel csinálta).

[ Szerkesztve ]

"I press keys on a keyboard all day and click a mouse in front of a glowing rectangle. Somehow that turns into food and shelter."

A 64 bites kiterjesztés bejött nekik (thx to Microsoft), a többiben teljes mértékben igazad van.
Na, legyen jó hír is:
IBM finds more performance and less power in 32 nm chips
Már csak ki kell húzniuk addig valahogy, és összerakni valami ütőset

Different songs for different moods. łłł DIII Thrawn#2856 łłł Look! More hidden footprints! łłł D4BAD łłł WoT: s_thrawn łłł

Nagy kérdés lesz ennek az SSE5-nek a támogatottsága. Esetleg valaki aki beleásta magát, az milyen eltéréseket lát SSE5 és Intel féle SEE4.1,4.2 valamint az AVX között? Lesznek közös pontok vagy teljesen más irányba indult el a két gyártó és teljes az inkompatibilítás?

Véleményem szerint is a softwaren és a hardwarek támogatottságán fog múlni minden, a nélkül valóban nem lesznek ezek többek mint CPU-Z-s érdekességek. Ilyen fronton az Intel háttere biztos hogy kellő mértékű lesz, kérdés AMD mennyire tudja érvényesíteni magát. NVidia különálló GPGPU szerintem ezen a téren fog elhasalni, hiába lesz benne nagy hw erő, ha sw oldalról nem lesz támogatottság, akkor nem lesz több mint papírnehezék GP szempontból.

Az őszi IDF-en az egyik előadásban volt pár érdekes mondat. Amikor az AVX-ről beszéltek majd később a Larrabeeről akkor igencsak erősen hasonló szöveg ismétlődött, ami erősen arra engedett következtetni hogy a Sandy Bridge és a Larrabee között talán az AVX lesz a közös pont programozás szempontból.

Itt van pár PDF AVX-ről: [link] ebből az derül ki az AVX úgy van tervezve hogy a kezdeti 256 bites szélességről a jővőben tovább lehessen bővíteni 512 és 1024 bitre. A Larrabeeról meg azt tudni hogy igen széles SIMD képességgel fog bírni. Mi van akkor ha mindkettő prociban benne lesz az AVX de Sandy Bridge-ben 256 bites formájában, Larrabeeban meg már 512 vagy 1024 bitesen. Így sw oldalról ez egy jól portolható megoldást jelent majd, főleg Intel Ct párhuzamos sw fejlesztései és compiler megoldásai tükrében amit már jó ideje fejlesztenek Larrabee és gyanítom AVX felé, legalábbis korábbi demonstrációs slideok a nemrég bejelentett AVX után más megvilágításba kerülnek, mert ezek korábban utaltak hasonló 256,512 és 1024 bit széles SIMD képességre.

Kíváncsi leszek Fusionnál ez hogy lesz megoldva, proci oldalon ott lesz az SSE5, de kérdés az APU-k programozása milyen lesz. Marad a hagyományos GPU-s módi vagy lesz-e valami közös pont, ami a sw portolást támogatja,1xűsíti?

Mi lett volna, ha csak kérdezel, és nem írsz megint Intel marketing-hsz-t?

"Only two things are infinite, the universe and human stupidity, and I'm not sure about the former." (Albert Einstein)

Lesúlytó hírek : [link]

"Ismerősöm szerint az ő Logitech Z-623-as rendszere (bizonyos esetekben) jobban szól, mert felére feltekerve is adja a mélyet, szétveri a házat a gettób@szó számokban !" by Rasiel :DDD

Help, please: hogy tudok az overdrive-ban hozzáférni az auto clock opcióhoz? alapból nem negedi, hogy elindítsam, hasonlóan a ccc-hez, de itt nincs lakat, amivel felszabadítom, vagy legalábbis nem látom.

my three wishes to god , the salvation of the souls of mankind , an elevator to heaven and one night with Aphrodite, in no particular order

Heh, nem is olyan újkeletű már ez az SSE5:
A New SSE Instruction Set: AMD Announces SSE5

Érdekes olvasmány, sokmindenre rávilágít.

Different songs for different moods. łłł DIII Thrawn#2856 łłł Look! More hidden footprints! łłł D4BAD łłł WoT: s_thrawn łłł

Tudtommal van 256 bites HADD az AVX-ben.

VHADDPD (VEX.256 encoded version)
DEST[63:0] <- SRC1[127:64] + SRC1[63:0]
DEST[127:64] <- SRC2[127:64] + SRC2[63:0]
DEST[191:128] <- SRC1[255:192] + SRC1[191:128]
DEST[255:192] <- SRC2[255:192] + SRC2[191:128]

VDPPD-bol viszont tenyleg nincs 256 bites

AIDA64.com

AVX vs. SSE5 ahogy en most latom

(szigoruan elso benyomasok, lehetnek benne sulyos felreertesek, raadasul erosen szubjektiv is)

- SSE5 nem definial uj architekturalis allapotot, a meglevo 8 ill. 16 SSE regisztert hasznalja, nem kell hozza a meglevo OS-eket patchelni. Az AVX nagyobb regiszterteret hasznal (YMM regiszterek) ezek mentesehez bele kell piszkalni az OS-ekbe. Ez a 256 bites regiszterek nyilvanvalo hatranya. A helyzet analog az SSE vs. 3DNow! helyzettel kb. 10 evvel ezelott.
- SSE5 ortogonalis, azaz a regiszterek teljesen egyenranguak, minden mindenhol hasznalhato. Az x86 egyik fo baja amugy is a dedikalt regiszterhasznalat, marmint bizonyos muveletek kotelezoen megadott a regisztereket hasznalnak (pl. full MUL eseten eredmeny mindig rAX:rDX-ben, stb.) Ez egy rakas plusz mozgatast igenyel a kodban. Az SSE1,2,3, SSSE3 ugyan ortogonalis, de az SSE4 mar nem, abban az xmm0-nak kiemelt szerepe van. Az AMD cuccai ebben sokkal jobbak, az SSE5, a 3DNow! es a TFP (Technical Floating Point, piacra nem kerult, de az opkodok megtekintenthetok itt: http://www.sandpile.org/ia32/opc_k3d.htm) 100% ortogonalisak.
- Az AVX a boviteseket a 2 vagy 3 byte-os VEX prefixszel vezeti be, helyettesitve az SSE ill. REX prefixeket, emiatt az atlagos AVX utasitasok vszeg hosszabbak lehetnek az SSE5-os megfeleloiknel. Nem lepodnek meg, ha legkesobb a Sandy Bridge-ben a 16 byte-os Ifetch ablak 32 byte-ra novekedne.
- Az AVX onmagaban csak az alap float es double tipusokra vonatkozik. Egyreszt kiszelesednek a regiszterek 128-rol 256 bitre, masreszt lehetoseg nyilik 3 operandusos muveletekre. SSE1,2,3,SSSE3,SSE4.1 lebegopontos muveletei 2 operandusosak, az egyik forrast az eredmeny mindig felulirja. src,dst->dst helyett src1,src2->dst, ez mar nagyon kellett.
- Az AVX nem foglalkozik egesz tipusokkal 256 biten.
- Az SSE5 komoly egesz tipus tamogatassal rendelkezik. Rendre byte, word, dword, qword-re is ki vannak dolgozva a horizontal ADD/SUB, MADD, shift, rotalas muveletek, nagyon elegans es teljesen szimmetrikus.
- Az SSE5 permutalo utasitasai sztem kulon tapsot erdemelnek. Pl. a PPERM egymagaban tobbet tud, mint az osszes Inteles MOV/PACK/UNPCK. Ehhez kepest az Intel megoldasa enyhen szolva trehany.
- Az AVX csak az egyik a most bejelentett 4 fele fuggetlen Inteles utasitaskeszlet bovites kozul. A Nehalemekben ezekbol meg egy sem lesz benne, a Westmere-ben lesz HW AES tamogatas, a tobbi egyelore kerdojeles.
- Az AVX nem tartalmazza az igazan nagy ujitast, az FMA-t (fused multiply-add). Ez egy utasitasban egyesiti a szorzast es az azt koveto osszeadast, mikozben az utasitas latency tipikusan nem nagyobb a sima szorzasnal. Az Intel az SSE4.1 probalkozott valamit a DPPS/DPPD-vel, de az a gyakorlatban nem mutat igazi elonyt, az csak valamilyen mikrokodos varazslas.
- Az Intel az AVX-tol fuggetlenul definialta a sajat 4 operandusos FMA supportjat az YMM regiszterekre. Az egyelore nem vilagos, hogy mikor kerul implementalasra.
- Az Intel FMA-ban van kevert ADDSUB ill. SUBADD-os verzio is, azaz az FFT butterfly muvelete 1 utasitasra egyszerusodhet.
- Az SSE5 tartalmaz egy olyan FMA supportot, aminek az a hatranya van az Intelehez kepest, hogy csak virtualisan 4 operandusos. Az dst = op1 * op2 + op3 muvelethez teljes megvalositasban 4 fuggetlen regiszter kellene, az SSE5-ben viszont a dst sajna az egyik az op1, op2, op3 kozul.

Tomoren: sztem az SSE5 a maga korlatai kozott atlathatobb, szimmetrikusabb, kovetkezetesebb (es talan konnyebben hasznalhatobb is lenne), mint a (sztem szokasosnak mondhato) Inteles takolas, de nem hinnem, hogy valaha is piacra kerul. Az AMD sztem a "koszonjuk a reszvetelt" fazisban van, mert a jovendobeli sikereihez nem csak onmagaban kellene jol teljesitnie, hanem az Intelnek is rosszul.

AIDA64.com

A Bulldozerben lesz SSE5, addig biztosan élni fog az AMD.

"I press keys on a keyboard all day and click a mouse in front of a glowing rectangle. Somehow that turns into food and shelter."

Shanghai is currently taped out and running Windows at AMD.

6 mag, 8 mag és más finomságokról is szó van

Different songs for different moods. łłł DIII Thrawn#2856 łłł Look! More hidden footprints! łłł D4BAD łłł WoT: s_thrawn łłł

Nem tudom mennyire uj info, de itt vegre megirtak, hogy a Shanghaiban semmi architekturalis ujitas nem lesz a 6MB L3-on kivul. Semmi SSSE3, semmi SSE5, felesleges remenykedni. Vszeg az L3 latency-nek sem fog jot tenni a nagyobb meret es a nagyobb (32 vs. 48) asszociativitas. A magasabb freq-ban meg lehet remenykedni.

AIDA64.com

Ebben a cikkben nem mennek bele részletekbe, finomítások biztosan lesznek, egy sima steppingváltásnál is mindig vannak.

"Only two things are infinite, the universe and human stupidity, and I'm not sure about the former." (Albert Einstein)

Van valahol részletesebb infó a Shanghai-ról, pl. hogy 48 utas lesz az L3?

Amennyiben nő az asszociativítás, biztosra vehető hogy a késleltetés is növekszik. Bár ez a plusz órajel az L3/RAM esetében nem jelentős. Az Intel Penryn procijainál is ez történt, igaz ott az L2-vel...

Azt hiszem, volt erről forrás is, de logikailag is szükségszerű: a fizikai címből eggyel több bitet használnak fel az L3 indexelésére, ekkor kijön 4 MB, és másfélszeresére növelik az asszociativitást, így jön ki a 6 MB.

A K8-as L2 esetén a fizikai címből jövő indexelő bitek számával játszottak (ennek a hibaleírásnak a 6. pontjában konkrétan le is írják ezt), az asszociativitás nem változott 256-512-1024 KB L2 esetén, a Core2-nél viszont fordítva van, azt hiszem: ahogy csökken a családok L2-mérete, annál kisebb az asszociativitás.

[ Szerkesztve ]

Arguing on the Internet is like running in the Special Olympics. Even if you win, you are still ... ˙˙˙ Real Eyes Realize Real Lies ˙˙˙

Utánanéztem az inteles dolognak. Nem kicsit meglepett a dolog.

L2 cache méret / asszociativítás Core2 magos processzoroknál:

Celeron E1xxx: 512kB / 2 utas
Pentium Dual-Core E2xxx: 1MB / 4 utas
Core2Duo E4xxx: 2MB / 8 utas
Core2Duo E6xxx: 4MB / 16 utas