Új hozzászólás Aktív témák

• #48058 paprobert őstag gejala #48049

  Új Válasz 2024-10-25 10:50:51 #48058

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  paprobert

  őstag

  válasz gejala #48049 üzenetére

  Valóban, a +10% IPC előny dense kódnál, de -15% sebesség a belső késleltetések miatt, nem egy jó ajánlat.

  Tényleg nem látni hogy el lett-e költve a megnövekedett tranzisztorbüdzsé, és ha igen, akkor mire? A +8MB L3 cache-re? Az nagyon kevés.

  Az új nagymag architektúra vészesen hiányzik az Intel-től, mert ez alig több egy Tock-nál. De biztos rá lehet fogni, hogy ez az első nagyobb órajelet célzó pipecleaner termék a TSMC-nél gyártva, és ezért kellett visszafogni az architekturális fejlesztést.

  Felhasználóként viszont ez egyáltalán nem érdekel. Az Arrow Lake-nél jobb fogyasztást okosan undervoltolva már a 14. gennel is el lehetett érni, és a játék teljesítmény nagyrészt a helyén marad.

  #48053 fLeSs
  Kár, hogy költségcsökkentés címén dobták az Adamantine-t. L4 cache-ként a base tile-ból, pont ebből faraghatott volna.

• #48053 fLeSs nagyúr gejala #48049

  Új Válasz 2024-10-25 09:55:45 #48053

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  fLeSs

  nagyúr

  válasz gejala #48049 üzenetére

  Memlatency-n nehezen fognak javítani hacsaknem az IMC-t visszateszik a magok mellé (a compute tile-on belülre). A Soc tilet nem lehet ennél közelebb "ragasztani" a compute tile mellé. Az AMD még közelítheti a CCX-eket és az IOD-t amivel nyerhet időt (és csökkenthet fogyasztást is).
  Igazából nem is értem miért tették az IMC-t a Soc tile-ra. AMD-nek volt oka, mert 8 magonként aggat rá CCX-eket, tehát helyspórolás és redundancia kerülése. Viszont az Intel csak 1 db Compute tilet aggat rá (legalábbis asztali prociknál).
  Ez vagy egy nagy félrelépés volt vagy pedig egy későbbi generáció során hozza meg a gyümölcsét, és úgy mint az AMD, az Intel is több compute tile-t fog használni tokozásonként.

• #48052 Devid_81 félisten gejala #48049

  Új Válasz 2024-10-25 09:32:29 #48052

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Devid_81

  félisten

  válasz gejala #48049 üzenetére

  Megoldottak a gyartok, hogy ne kelljen fejleszteni, csak tudnam mibol jon nekik vissza a fejlesztesi koltseg igy?
  En par hete vettem egy Ryzen 7700-est atmenetileg, ugy latom nem csak ameneti lakotarsa lesz az alaplapnak.
  A 9800X3D-nek ocsmany ara lesz eleinte

• #48051 X2N őstag gejala #48049

  Új Válasz 2024-10-25 09:30:12 #48051

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  X2N

  őstag

  válasz gejala #48049 üzenetére

  Ahelyett hogy ezt a csak chipletes rendszert erőltetnék megcsinálhatták volna akár úgy is hogy lenne benne 8 mag a jól bevált monolitikus felépítéssel Hyper thread nélkül nagy órajelen, alacsony latency-vel gamingre és e mellett egy második processzor rész ami chiplettel van megolva mint az AMD esetében, csak efficienty magokkal, szóval 2 külön processzor a kupak alatt, ezzel az lenne csak a bökkenő hogy a memóriát is duplázni kellene processzoroknál, amit úgy lehetne megoldani hogy vagy meghagyják a mostani 4 ram slotot viszont csak 2-2-slot van bekötve processzoronként(így ezt kötelező lenne telepakolni és végre ki is lenne használva minden slot ), vagy a chipletes processzor rész kaphatna egy 16GB GDDR6/HBM memóriát ahogy a konzolnál is, a másik 8 mag meg használná a DDR5 ramot a szokásos 4 DIMM foglalattal amiből 2 lenne kihasználva szokás szerint...így megmaradna a gamingre az alacsony memória latency-ből fakadó memória előny és lehetne munkára még több alacsonyabb órajelű de jobb hatásfokú processzort tenni a chipletes részbe...
  Wow. őstag lettem...

Új hozzászólás Aktív témák