Új hozzászólás Aktív témák

• #13524 Fenyő őstag sladka_pani #13516

  Új Válasz 2011-02-18 12:50:21 #13524

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Fenyő

  őstag

  válasz sladka_pani #13516 üzenetére

  Memória késleltetés beállításoknál "mindig" a kisebb érték a gyorsabb, tehát jelen esetben CAS Latency CL 2.0 clocks (ezt a 3-as és kettes állításával tudom változtatni)
  - tRCD: 3 clocks
  - tRP: 3 clocks
  - tRAS: 6 clocks
  ezeket állítsd 2-2-2-5-re, ha nincs a biosban opció rá (nekem is turbo rémlik rá) wpcredit/wpcrset kombóval lehet beállítani, annó mikor nekem ilyen mvp3-as lapom volt a memory interleave-t így tudtam engedélyezni. Ha sikerült belőni érdemes letesztelni, hogy bírja-e hiba nélkül (mivel így memtest és hasonlók kiesik, prime95-nek pl van egy olyan opciója ami a memókat nyúzza jobban).

• #13521 zoltanz nagyúr sladka_pani #13516

  Új Válasz 2011-02-18 07:47:03 #13521

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  zoltanz

  nagyúr

  válasz sladka_pani #13516 üzenetére

  SDRAM Bank interleave
  Lehetőségek: 2-Bank, 4-Bank
  Ezzel gyakorlatilag azt engedéllyezük a DIMM socketek számára, hogy külön-külön kezeljék a frissí­tési és hozzáférési ciklusaikat. Ez azért is jó, mert ha a CPU külön-külön cí­mezheti az adatokat a moduloknak, akkor amí­g az egyik mondjuk í­rási műveletet végez, a másik még bármit tud csinálni, mondjuk kiadni egy rekesz tartalmát a CPU-nak.

  Nézzünk erre egy folyamatábrát!
  (feltételezzünk 2 modult 2 rekesszel)
  1, A CPU megcí­mezi a #0 rekeszt
  2, A CPU megcí­mezi az #1 rekeszt és adatot kap a #0 tól
  3, A CPU megcí­mezi a #2 rekeszt, és adatot kap az #1 től, #0 frissí­t
  4, a CPU megcí­mezi a #3 rekeszt és adatot kap #2 től, #1 frissí­t, #0 már bármit csinálhat!

  Mí­g ugyan ez a folyamat non-interleaved, azaz nem összekapcsolt módban (1 modul 4 rekesszel)
  1, A CPU megcí­mezi a #0 rekeszt
  2, A CPU adatot kap #0 tól
  3, Az SDRAM frissí­t
  4, A CPU megcí­mezi a #1 rekeszt
  5, A CPU adatot kap #1 tól
  6, Az SDRAM frissí­t
  7, A CPU megcí­mezi a #2 rekeszt
  8, A CPU adatot kap #2 tól
  9, Az SDRAM frissí­t
  10, A CPU megcí­mezi a #3 rekeszt
  11, A CPU adatot kap #3 tól
  12, Az SDRAM frissí­t

  12 lépés a négy helyett. Elég meggyőző nem?

• #13518 bacsis Közösségépítő sladka_pani #13516

  Új Válasz 2011-02-17 22:27:41 #13518

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  bacsis

  Közösségépítő

  válasz sladka_pani #13516 üzenetére

  azaz a Band Dram timing, de ott kellene lennie egy Turbo-nak is.. és akkor lenne a CL2-2-2-5... akosf küldte nekem azt a biost, biztos valami nem hivatalos cuc

Új hozzászólás Aktív témák