Új hozzászólás Aktív témák

• #5694 Petykemano veterán HSM #5689

  Új Válasz 2021-09-05 10:17:35 #5694

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz HSM #5689 üzenetére

  Ha a CXL@pcie kielégíti/kiváltja a DDR busz sávszélességét, akkor ez az átmenet szerintem is meg fog történni.

• #5690 S_x96x_S addikt HSM #5689

  Új Válasz 2021-09-04 17:06:40 #5690

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  válasz HSM #5689 üzenetére

  pontosítás:
  "A mostani PCIe <alapú csúcs memória technológiáknál> már maga a PCIe a szűk keresztmetszet." <a DDR interfészhez képest - az Intel marketing-anyaga alapján>

  az Optane .. 3D XPoint - ami PCM - nem sima NAND
  Az overhead a grafikon a 2. és 3. oszlop aalapján értelmezhető,
  ( hogy mit mértek ki, ugyanazzal az 3D XPoint -al.)
  Ami tudok még, hogy a Gen5-nél a jitter és más latency csökkentő dolgot elég szigorúra vettek a hitelesítésnél - nem engedik a lazaságot mint a Gen4-nél.

  itt kell lennie - egy kék szinű ábrának.
  

Új hozzászólás Aktív témák