Új hozzászólás Aktív témák

• #24 shabbarulez őstag Baryka007 #20

  Új Válasz 2017-04-03 19:21:16 #24

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  shabbarulez

  őstag

  válasz Baryka007 #20 üzenetére

  [link] [link]

• #18 shabbarulez őstag

  Új Válasz 2017-04-03 15:59:19 #18

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  shabbarulez

  őstag

  Ez a cikk elég sok hibát tartalmaz.

  Az első hogy már jövőre piacon megjelenő kereskedelmi termékeket vizionál DDR5-ből. Elég lett volna a JEDEC saját sajtóközleményét elolvasni [link] és máris kerülne hogy ez nem így van. Jövőre a szabvány publikálása várható és az sem rögtön a végleges 1.0-ás változattal szokott megtörténni, lesz még abból korábbi 0.5 vagy 0.7-es revizió is mire idővel eljutnak a véglegesig. Piaci terméke ebből jó ha 2020-21 körül várható.

  A másik: " Itt jelenhet meg elsőként a DIMM modulokon a TSV-t használó stacking technológia". A 3D TSV támogatás egy éve a szerver Broadwell termékeknél már megjelent. Vele együtt az ezt támogató 64/128GB-os LRDIMM modulok is elérhetővé váltak. Idén a szerver Skylake termékekkel a 3D TSV támogatás a 64/128GB-os RDIMM modulokkal is kiegészül.

  Az NVDIMM-P külön van a DDR5-től, DDR4 mellett is már élni fog, épp ezért azzal már jövőre lehet találkozni. Ilyen lesz pl. az Intel/Micron 3D XPoint megoldása.

  "Az F verzió teljes egészében flash-re épül, címzése a DRAM-hoz hasonlóan bájtonként történik, a latencia kiváló (10 ns-os nagyságrendben mozog), viszont gyártófüggő". Ez megint nagyon félre ment. A DIMM modul címzése byteonkénti, máskülönben nem is kerülhetne DIMM-be, de a mögötte lévő NAND flash továbbra is megmarad blokkos tárolóként. Egy köztes vezérlő emulálja ezen blokkos tárolón a byteonként elérést. Épp ezért a késleltetés az ilyen modulnak egyáltalán nem kiváló, nem 10ns-os inkább 10ms-os nagyságrendben mozog. Korábban amíg nem volt JEDEC NVDIMM szabvány addig valóban voltak gyártófüggő piaci megoldások, anno 5 éve már a Sandy Bridge Xeon-ok is támogattak ilyet. A szabvány létrejötte pont azt a célt szolgálta hogy ne kelljen különböző egyedi gyártói megoldásokat egyenként a termékekhez validálni.

  "Ezzel szemben az NVDIMM-P kedvezőbb költségeket, szabványosítást és a DRAM-mal megegyező sávszélességet ígér, némileg magasabb (100 ns-os nagyságrendű) latenciával párosítva. " Nem nagyon tudni olyan létező NVDIMM megoldásról ami a DRAM-mal megegyező sávszélt ígérne. Anno 2015 őszén az IDF-en egy slideon az Intel a saját 3D Xpoint megoldásáról 6 GB/s-os és 250ns-os értékeket közölt. Ez azért alatta van egy DRAM ~20GB/s és <100ns-es értékeitől. Kérdés jövőre ebből mit fog tudni produkálni az Intel, az eddig kiszivárgó infók alapján elég nyögvenyelősen halad a 3D Xpoint DIMM-ek piacra kerülése.

Új hozzászólás Aktív témák