Új hozzászólás Aktív témák

• #49 GerykO aktív tag dezz #48

  Új Válasz 2011-01-03 10:25:39 #49

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  GerykO

  aktív tag

  válasz dezz #48 üzenetére

  "Miért is fékezik ezzel? Az Nvidia is így csinálja."

  Csak nézd meg az iont. Ha jól emlékszem az ionnal jött be az atom mellé a dualchannel támogatása. Ugyanis előtte az atomnak is csak egycsatornás módban működött. Persze lehet megint rosszul emlékszem.

  ""A k7-es, és k8-as korszak idején nem véletlen raktak több L1, és több L2 cachet a prociba, hogy ezt kompenzálják..."
  Csak a (kis helyet foglaló) L1-ből volt több a K8-asokban, L2-ből éppen hogy jóval kevesebb (de az IMC miatt ez nem jelentett különösebb problémát)."

  A K7-es szérián az Athlonokkal sikerült először 256M L2 cachenél többet magórajelen hajtani. Persze igen, utána amikor az intel kezdte saját magát utolérni, és csíkszélességet váltott, akkor már neki is ment, az megint más tészta. Én a bevezetett architektúrára értem, persze később ezt azt "rásufniztak". Megmondom őszintén nekem az intel által hegesztett dolgok nem nagyon tetszenek -rakjunk két processzort egy tokozásra, azt kész a kétmagos, rakjunk két kétmagost egy szilícium lapra és kész a négymagos, lehet hatékony volt, de akkor is-.
  És igen a K7-hez képest nőtt a K8 L1 cache, mivel itt volt az átállás 64 bitre!
  "A sávszélesség kérdése komplikáltabb, több elemből épül fel. A K8-ban megjelent az integrált memóriavezérlő (IMC), ami egyben azt is jelentette, hogy feleslegessé vált az északi híd, pontosabban annak memóriát vezérlő tevékenysége. Sokáig azt hihettük, hogy az integrált memóriavezérlő miatt az Athlon processzorok behozhatatlan előnyben vannak a memóriakésleltetés terén, azonban a Core megjelenésével ez a képzet szertefoszlott: jól megtervezett, feljavított előbehívókkal a Core – annak ellenére, hogy továbbra is eggyel több állomáson megy keresztül az adat a CPU és a memória között – majdnem behozta az Athlon 64-et. Igaz, ehhez az előrelépéshez a K8 bemutatkozásától számítva el kellett telnie három évnek." forrás
  "Az AMD a másodszintű gyorsítótár méretére a K8 megjelenése óta nem fektet túl nagy hangsúlyt. A K7 processzorokban 256–512 kB található (akkoriban még a magméret, azaz a gyártástechnológia korlátozta a gyártót), az Athlon 64-ben maximum 1 MB a mérete, a K10-ben pedig megelégedtek az 512 kB-tal. Ezzel szemben az Intel már a Pentiumok L2-es gyorsítótárát is szerette növelni, és ez még inkább igaz a Core processzorokra, a Merom 4 MB, a Penryn pedig 6 MB másodszintű gyorsítótárral rendelkezik, duplamagonként. Az AMD azért nem növeli meg jobban az L2 cache méretét, mert az integrált memóriavezérlő (amelyről később még szó esik) gyorsan hozzáfér a memóriához, így a cache által biztosított gyorsabb adatelérés (alacsonyabb késleltetés/várakoztatás) nem igazán mutatkozik meg a mindennapi használatban, ezt láthattuk is K8-as elemzéseinkben. Az Intel ezzel szemben szeret az L2 cache-re támaszkodni, mert a processzor csak a lassú rendszerbuszon keresztül éri el a rendszermemóriát, ezért a cache méretének növelése szignifikáns gyorsulással jár együtt." forrás
  Viszont nem akarom teleidézni a hsz-t, de a cikkben több helyen említik még a K8 architektúrájának elemzése közben, hogy azért a memóriavezérlő, illetve az L1 Cache órajele is visszafogta az architektúrát.
  És ha ennek még osztoznia kell egy IGP-vel, akkor még mindig fent tartom a véleményemet, miszerint ez lesz a legszűkebb keresztmetszet, ebben az architektúrában.
  Remélem érted mire gondoltam.

  "Ez így van (mint pár éve minden Radeonnál, akár diszkrét, akár integrált)."

  Tényleg? Én teljesen abban a hitben voltam eddig, hogy az UVD, illetve az UVD2 csak egy utasításkészlet, és mindent a gpu erejére bíznak, hisz akár 800 szuperskalár processzor is a rendelkezésre áll. Így köszönöm a helyesbítést.

Új hozzászólás Aktív témák