A bankszervezésről lehet itt látni ábrát:
http://www.lostcircuits.com/memory/eddr/2.shtml
Kezdjük azzal, hogy egy modulon 8 vagy 9 chip van, szervezéstől függően. Vegyük azt az alapesetet, hogy egyetlen adatvonal van a chipen , azaz 256Mbites chipből van 8 egy modulon. Minden 256Mbites chip belül 4 darab 64Mbites bankból áll. Ezt értettem bank alatt, amiből 4 van egy chipen belül. A sebesség növelése érdekében van 4 bank egy chipen belül, mert amig az egyik bankban előkészited az 1 bit olvasását (Mbites modult feltételezve) addig a másikban elvégezheted az olvasást, és kiadhatod a precharge utasitást. Itt félreértetted a bankszervezést, az egy chipen belül van. Elnézést ha nem voltam teljesen világos.
A teljes felépités amugy több helyen is megtalálható, de én hagy ajánljam a
http://download.micron.com/pdf/datasheets/dram/256msdram_f.pdf
linket, ahol a 4dik oldalon a következő áll :
...dynamic random-access memory containing 268,435,456 bits. It is internally configured as a quad-bank DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Each of the x4’s 67,108,864-bit banks is organized as 8,192 rows by 2,048 columns by 4 bits. Each of the x8’s 67,108,864-bit banks is organized as 8,192 rows by 1,024 columns by 8 bits. Each of the x16’s 67,108,864-bit banks is organized as 8,192 rows by 512 columns by 16 bits.
Magyarra forditva:
...DRAM memória, amely 268,435,456 bitet tartalmaz. Ez belsőleg 4 bankba szervezett DRAM, szinkron interfésszel, ahol minden jel az órajel,CLK felfutó élénél van mintavételezve. Minden 64Mbites bank 8092 sorból és 512, 1024,2048 oszlopból áll, x4, x8, x16 szervezés esetén.
Kifelé a bank szervezés nem látszik természetesen. Továbbá minden chip a modulon 4,8,16 bit szószélességű lehet a valóságban, nem pedig 1 bites. De remélem érted a lényeget, ha valami nem világos, akkor csak kérdezz nyugodtan.
A teljes felépitési vázlat is látható ugyanezen doksi 6,7,8 oldalán. Ha az ábrát idetudtam volna tenni, akkor biztos jobban el tudtam volna mutogatni....

A különbségekről röviden:
EDO RAM nem szinkron müködésű. FPM EDO pedig tud fast page olvasási módot, ami azt jelenti hogy több bitet tudsz kiolvasni új sorcim megadása nélkül, hanem csak az oszlopcimeket kell biztositanod, és a kimeneteid két adat közt high-Z állapotban vannak (sima EDOnál az adat továbbra is érvényes a kimeneteken)
SDRAM szinkron müködésű, minden parancs és adat az órajel felfutó élénél áll rendelkezésre.
DDR SDRAM esetén az adat az órajel felfutó és lefutó élénél áll rendelkezésre. Itt ugyanis 2bites prefetch van (azaz egy sor, de két oszlop van nyitva)
Az RDRAM 32bites prefetchet használ ha jól emlékszem, de mivel a Micron nem gyárt ilyet, ennek nekem is utána kellene néznem.
Itt van egy kis anyag:
http://www.rambus.com/downloads/rdram.128s.0059-1.11.book.pdf

Ebből egy kis kivonat:
- Separate control and data buses (külön adat és vezérlőbusz)
- Separate row and column control buses (külön sor és oszlopcimbusz)
- 32 banks: four transactions can take place simultaneously
at full bandwidth data rates (32 bank, 4 szintü utasitás pipeline)
Low latency features
- Write buffer to reduce read latency (irásbuffer a read latency csökkentésére)
- 3 precharge mechanisms for controller flexibility (3 fajta precharge)
- Interleaved transactions
Organization: 1Kbyte pages and 32 banks, x 16/18 (32 bank, 1kbytos lapméret, 16 vagy 18 adatkimenet)
Azaz sokkal több bank van benne igy 32 bites prefetch van, továbbá szélesebb adatbusz, nagyobb lapméret.
Sajnos FPS DRAMról nem tudok. De utánanézek.

Az effektiv sávszélességet ideális időzitések mellett rögzitik, ami kb azt jelenti hogy mondjuk egy sorról olvassák ki az összes bitet (egy lapot, ún. burst page módban olvasnak), nem szakitják meg az adott müveletet stb. Ilyen a valóságban nincs...

Mára talán ennyi.