Mindenesetre zseniális ötlet, mivel így megspóroltak egy egész cpu generációt és mégis megvan az elvárt teljesítménytöbblet.

Közben készült egy B2-es stepping a zen3-ból, amiről azt nyilatkozták, hogy az új stepping célja a gyárthatóság könnyítése. Akkor senki nem értette, de elég valószínű, hogy köze van a v-cache-hez.
[link]

Találgatunk, aztán majd úgyis kiderül..

Amit úgy hűtenek ezutááán hooogy?

Úgy gondolom hogy az extra gyorsítótár magában nem termel lényeges hőt. De ha azt nézem, hogy ráépítik egy CCD-re, ami pont marha forró ha hajtják is rendesen, akkor talány, hogy miképp lesz megoldva a rendes hőleadás.
Meglátjuk hamarosan!
Menni fog az, hajrá AMD!

GIGABYTE B550 Aorus Pro, AMD Ryzen 9 5950X, Noctua D14, Crucial Ballistix 4x16GB DDR4 3200Mhz@3800MHz CL18, Powercolor 7900XT, M.2 Samsung 981 2TB, M.2 Kioxia (XG6) 2TB, 2 x Intel 730 SSD 480GB, Crucial MX500 2TB, SEAGATE SkyHawk 6TB, 750W Gigabyte Aorus Gold, Evolveo T4, Samsung S43BM700UUXEN

Ez egy vékony, jó hővezető szilícium lapka, dobhat mondjuk 2-3 fokot a cache nélküli variánson, ami nem olyan vészes. És ha az elmúlt 1 évben sikerült kicsit reszelni a fogyasztáson, akkor még akár ez is eltűnhet.

ez a V-cache azért nem egy fél centi vastag szilíciumkocka lesz. feltételezem elég szorosan lesz illesztve ahhoz hogy a hőátadás nem szenved különösebb csorbát.

A tipikus munkafolyamat legjobb tesztszimulációja a tipikus munkafolyamat. A "napi anti-corporate hsz"-ok felelőse :)

A v-cache lapka nagyjából pont akkora, mint a bázislapkán az L3$. A v-cache lapkákat pont az L3$ fölé fogják telepíteni. Kicsit talán rá fog lógni az L2$-re is.
A processzorban a hőtermelés nagy része nem az L3$-ben történik (és nem is az afölé telepített SRAM chipletben), hanem a feldolgozókban. Azok fölé úgynevezett "structural silicone" kerül, ami mivel nem termel hőt, így szerintem semmiben nem, vagy alig fog különbözni attól a szilíciumrétegtől, amit a bázislapka tetejéről lereszelnek.

Találgatunk, aztán majd úgyis kiderül..

apro problema, hogy az I/O die az nem kozepen van

Első AMD-m - a 65-ös - a seregben volt...

Igaz
Egy nagyságrenddel nagyobbnak gondoltam v-cache-t.
Na de akkor meg az eredeti L3 cache felé megy, az csak nem olyan forró pont mint maga a mag

..o.O..

Egyébként az APU-k kapcsán érdekes gondolat, hogy 1-1 64MB-os L3$ kiterjesztés lényegében eltüntetné a hátrányt az egyébként L3$-ben szegény APU-k között.

Máskülönben az IOD tetejére pakolni sem volna teljesen haszontalan. Elég nagy kiterjedésű és nem termel olyan nagy hőt. Cserébe viszont megoldódna az L4$ elhelyezésének kérdése, ami megoldaná az inter CCX késleltetést.

Találgatunk, aztán majd úgyis kiderül..

en azon filozok, mivan, ha elhagyjak a kupakot a procirol ?
ha a mag fole amugyis kerul egy csak siman hovezetesre szolgalo reteg, hogy a 3d cachevel szintbenlegyen, az i/o is megy 7nm -re, akkor arra is egy kis reteg a szintkulonbseg miatt es, maris nehezebb az egeszet az athlonos idokbol ismert lesarkazassal tonkretenni.
Az Inteleseknek meg lehet mutogatni, hogy "ezt már delidelni sem kell"
+ egy csomo koltseget megspórol mindenki is

[ Szerkesztve ]

Első AMD-m - a 65-ös - a seregben volt...

desktop procin nem fogják bevállalni az IHS elhagyását. erre kb a nyakamat merem tenni.

A tipikus munkafolyamat legjobb tesztszimulációja a tipikus munkafolyamat. A "napi anti-corporate hsz"-ok felelőse :)

Intelnél ez lenne a "fejlesztés visszafogása"

Jó lenne tudni mikor jönnek ki mert év végén gép újítás lenne.
Decembert írt AMD nem?

szvsz a kupakforrasztason sporolnanak egy csomot, az iridium eleg draga bir lenni.
a tuningosok meg a delidelest ( tool vagy a delidszaki megfizetese + az idegbaj, hogy sikerult-e vagy sem ) sporolnak meg
es ha lesarkazom a proci fole tett dummy reteget, a proci akkoris mukodokepes marad...

[ Szerkesztve ]

Első AMD-m - a 65-ös - a seregben volt...

Monnyuk ha meg kell emiatt emelni a feldolgozó réteg feletti szilícium vastagságát, az lehet sokat ront a dolgokon, de majd kiderül hogy oldják meg.

Hát gondolom nem viselné túl jól a proci az egy kilós fémhűtőket a tetején. 10x ennyi lenne a meghibásodás. Ez senkinek nem lenne túl jó.

[ Szerkesztve ]

Az belegondolni is durva, hogy nem is olyan rég még 64 megás sd ramokat használtam, most meg cache-ben van ennyi.

a "majdnem" direct die miatt lehet nem kellenenek kilos hutok, eleg a 66 deka

Első AMD-m - a 65-ös - a seregben volt...

Senki nem gondolt arra, hogy fordítva is lehet, nem a tetejét kell megvastagitani, hanem az alját, hiszen ott csak érintkezők vannak. Vagyis ahová nem kerül a V-cache, oda vastagabb Base kerül vagyis eleve egy bemélyedés várná az új jövevényt.
Aztán lehet nem jó elgondolás.

szerintem Ebből az Ampere kártyák fognak előnyt kovácsolni. kíváncsi leszek mennyit lök a CPU limit kiiktatásán és a teljesítmény növelésén azoknál. Elég fura helyzet hogy a fő konkurens fog talán nekik megoldást nyújtani akaratlanul is.Várom az első játék teszteket ezekkel a CPu-kal Ampere kártyákkal.

"A számítógépek hasznavehetetlenek. Csak válaszokat tudnak adni." (Pablo Picasso) "Never underrate your Jensen." (kopite7kimi)

"Máskülönben az IOD tetejére pakolni sem volna teljesen haszontalan. Elég nagy kiterjedésű és nem termel olyan nagy hőt. Cserébe viszont megoldódna az L4$ elhelyezésének kérdése, ami megoldaná az inter CCX késleltetést."

Szerintem ezt nem gondoltad át. A V-cache lényege pont az, hogy CCX-en belül tud sokkal több dolgot megoldani a proci és nem kell az IF késleltetésével számolni. Ha az IOD-ra pakolnák, az IF miatt nem nyernének szinte semmit.

"Ki a büdös istennyila vagy te bohócképű!?" SzŐr Geri, birodalmi poéta és főszakács (:L topic)

Talán valami félreérthető volt a mondandómban - bár azt gondolnám, hogy az L4$ eléggé egyértelmű.

Úgy értelmezem az intelmedet, hogy azt olvastad ki belőle, mintha én azt gondolnám, hogy a CCX-ek helyett az IOD-ra kéne pakolni a cache layereket. Azt gondolnám, hogy az L4$ eléggé egyértelműen jelezte, hogy nem erről van szó, hanem arról, hogy lehetne az IOD-ra is tenni.

Természetesen értem, hogy a jelenleg bemutatott v-cache célja az L3$ kiterjesztése. Apropó, lehet, hogy ott csúszik félre a kommunikáció, hogy sokan a v-cache-re L4$ ként gondolnak. De szerintem az az L3$ kiterjesztése, vagyis szerintem nem fogunk az L1-L2 és L2-L3 választóihoz hasonló nagyobb ugrást látni a késleltetés terén.

Szóval én a v-cache-re az L3$ kiterjesztéseként gondolok és természetesen értem, hogy ennek a CCX/CCD segítése a cél. Minden CCD saját v-cache kiterjesztést kap.

Viszont ez nem szünteti meg a CCX-ek közötti késleltetést. Én ezt egyébként nem az IF számlájára írnám. A CCD-k között gyakorlatilag nincs IF kapcsolat. (Az intelnek volt egy olyan mérése, hogy egyik CCX-től a másikhoz nyúlni alig gyorsabb, mint a rendszermemóriához, ami arra utal, hogy a CCX-ek közötti kommunikáció nagy eséllyel a rendszermemórián keresztül történik)
Ez azt jelenti, hogy ha egy olyan adathoz kell nyúlni, amivel a másik CCX/CCD dolgozott, akkor azt a rendszermemóriából kell kiolvasni.

Én azt mondtam, hogy az ilyen esetekre talán praktikus lenne az IOD-hoz rendelve is fenntartani egy - L4$-t - ami összes CCX/CCD által leggyakrabban használt adatokat tartalmazhatná, segíthetné a CCD-k közötti adatmegosztást. Ezzel természetesen az IF késleltetése nem lenne megúszható, viszont a rendszermemóriához való nyúlás némely esetekben igen.

Nem azt mondom, hogy ennek mindenképpen van értelme, és azt se, hogy ez mindenképpen meg fog valósulni. Viszont gyakran esik szó erről a lehetőségről és olyankor azért mindig felmerül a kérdés, hogy jó volna egy az összes magot összekötő LLC, de hogy férne el az az IOD-ban? És erre a kérdésre válasz lehet az IOD-on alkalmazott 3D stacking.

Minap olvastam, hogy az intel és az AMD is kísérletezget MRAM használatával. Nem tartom lehetetlennek, hogy L4$-t 3D stackelt MRAM segítségével oldják meg, ami sűrűbb és kisebb fogyasztású, mint az SRAM, viszont gyorsabb, mint a DRAM.

Találgatunk, aztán majd úgyis kiderül..

Ebből a képből gondoltam, hogy így lesz

Teljesen érthető, hogy nem dobták be első körben ezt a fejlesztést is a Zen 3-ba, mert növelte volna a komplexitást, emiatt sokkal tovább kellett volna tesztelni, ami csúszást jelent. Valószínűleg megmondták a mérnökök, hogy a v-cache nélkül határidőre be tudják fejezni a fejlesztést. A következő iterációban meg elég lesz a v-cache-es változatot tesztelni, és több erőforrást tudnak fektetni a Zen 4 fejlesztésébe.

Rockbandám: https://fb.me/scharlotterhodes *** Gitárelektronikai műhelyem: https://www.fb.me/goosetgitar

oda a "structural silicon" helyere elbirnam kepzelni az Intel féle kisteljesitmenyu / kisfogyasztasu magokat is.

Első AMD-m - a 65-ös - a seregben volt...

akkor lenne igazad, ha zen4nek hazudná magát

okoskodom, tehát vagyok

Úgy értem, hogy a Zen3 lehetett volna gyorsabb már megjelenéskor, mert már úgy készült csak úgy döntöttek nem hozzák ki, amolyan fél gen refreshként adják el.

Intel esetében egy más hangulatú cikk született volna.

Lehetett volna gyorsabb, ha még legalább fél évig tolják a megjelenését. Ez nem egy letiltott funkció, hanem nincs ott fizikailag. Nyilván azért, mert nem lett volna elég idő ennek is a fejlesztésére és tesztelésére. A csatlakozási pontokat megcsinálták, hogy azon már ne kelljen változtatni később.

Rockbandám: https://fb.me/scharlotterhodes *** Gitárelektronikai műhelyem: https://www.fb.me/goosetgitar

azt nem is szamolva, hogy igy is szukos a 7nm kapacitas, ha meg cachet is gyartani kellett volna rajt, akkor lehet feleannyi procit tudnak leszallitani. Vagy kevesebb PS5/XBX chipet.

Első AMD-m - a 65-ös - a seregben volt...

amd minden páratlan évben a rizsából kiadott egy +-t, tehát a 3 után a 3+ jön, a roadmapjük nyilvános, ahogy a többi adat is. Mindenki ezt várta, hogy jön a z3+. Az, hogy mi lesz benne a plussz, senki se tudja előre, legutóbb is csak kicsit reszeltek, javítottak, növelték kicsit a frekit és az IPC-t. Nem adták el új generációnak, ahogy az intel, és a +-os növekmény az átlagos intel növelünk 5%-ot többszöröse. Ja, és ehhez nem kérnek új foglalatot+alaplapot sem, mint nagy innováció. (intelnél volt olyan generációváltás, ami bizonyos feladatokban lassult, nem gyorsult a proci, annyira mindegy volt nekik, hogy mit dobnak piacra, csak nagyobb legyen eggyel a száma).

A v-cache meg egy próba volt, aminek a tömeggyártását nem sikerült felfuttatniuk akkor, de reméljük, most már elkészültek vele. Azon se lepődnék meg, ha véletlen most se sikerülne, és a z3+ csak hasonló javítgatás lenne, mint a z1+.
Intel roadmap meg titkos volt, csak az OEM-ek kapták meg, de aztán kiderült, hogy azt sem tudják tartani.

okoskodom, tehát vagyok

Mondjuk azt is megtehetnék, hogy a chipet csak körbeveszik egy fém kerettel, és felülre nem kerül semmi. Így a lesarkazás sem történhetne meg, mert a sarkoknál a fémkeret miatt egész sok terhelést kibírna...

"Asszony kell a házba!" - Kőműves Kelemen - Szerintem is, csak nem pont úgy, waze! -----------------------------------------Az ideális nő függvénye: x=3ylog(y)-{(1/36)exp[-(36y-36/e)^4]}

Régen sem volt kupak, de nem véletlen lett kitalálva.

És ezzel bekerült egy új réteg, ahol lehet gagyi lekvárt berakni, lást Intel bizonyos processzorok.

"Asszony kell a házba!" - Kőműves Kelemen - Szerintem is, csak nem pont úgy, waze! -----------------------------------------Az ideális nő függvénye: x=3ylog(y)-{(1/36)exp[-(36y-36/e)^4]}

oke, sokan lesarkaztak a procit, mert anno erre nemgondoltak a nagytudasu mernokok; de azert szvsz meg lehetne oldani, hogy kupak nelkul se billegjen annyira a huto.

Első AMD-m - a 65-ös - a seregben volt...

Sok VGA chip is kerettel volt/van megoldva, viszont most a chipletes korszakban ez egyre kevésbé jó út, mert a chipletek sem feltétlen vannak pontosan ugyan olyan szintben. Pár gagyi hűtőnél a direct contaktos heatpipejai sincsenek szintben. Szóval szerintem jó ez ahogy van. Plusz pár tesztből már kiderült, hogy nincs sok értelme forrasztott kukapot kupaktalanítani, úgyhogy szerintem kár ezen filózni.

vaakuum: Mert AMD sose rakott pasztát egyes kupakok alá mi?

Amikor nem volt kupak, akkor szerintem nem raktak alá semmit
Én még emlékszem, amikor políroztam a hűtő talpát az AMD kupak nélküli procijához... és még a proci is meg lett polírozva picit. A lesarkazás réme persze ott figyelt, de egy kerettel azt is simán lehetett volna kezelni. Ma is működhetne ez a megoldás szerintem gond nélkül.

[ Szerkesztve ]

"Asszony kell a házba!" - Kőműves Kelemen - Szerintem is, csak nem pont úgy, waze! -----------------------------------------Az ideális nő függvénye: x=3ylog(y)-{(1/36)exp[-(36y-36/e)^4]}