Hirdetés

2019. október 17., csütörtök

Gyorskeresés

Hozzászólások

(#1) akosf


akosf
(veterán)

"Ezzel a módszerrel alapvetően legyőzik az FPGA-k programozásának lényegi nehézségeit"

Ez pontosabban mit is jelent? Milyen nehézségeket győznek le? Milyen módon lehet majd ezeket programozni?

(#2) Abu85 válasza akosf (#1) üzenetére


Abu85
(HÁZIGAZDA)

Sok lehetőség lesz. Frameworkre is lehet építeni, esetleg C, de az RTL is marad, ha valakinek ez kellene. A lényege leginkább az, hogy amik az FPGA-nak eddig korlátjai voltak, azok szűnjenek meg, miközben a hardver az FPGA alapvető előnyeit ne veszítse el. Ilyen formában pedig az FPGA-kat szélesebb piaci szinten lehet majd bevetni.

A lehetőségek igazából feladatfüggőek, például AI-ra simán használható lesz a Caffe, TensorFlow, míg a többire C, ezekhez elérhetők lesznek különböző könyvtárak. RTL-t egyáltalán nem kell használni, ezt a Xilinx szerint azért hagyják meg, mert bizonyos partnereik tovább akarják vinni a Versálra a meglévő alkalmazásaikat. De hatékonyságban nem rosszabb, ha a Versálra csak C-ben írsz kódot, arra tervezték az egész hardvert, hogy oldja meg.

[ Szerkesztve ]

A semmi az nem nincs, hanem van. Ha a semmi van, akkor nincs semmi, de ha nincs semmi, akkor valami van, de az nem semmi.

(#3) .mf


.mf
(veterán)

"Maga a 7 nm-es node-on készülő, Everest kódnevű lapka sem gyenge, mivel 37 milliárd tranzisztorból áll"

Nem az volt az FPGA-k másik előnye, hogy mivel célhardver, kevesebb tranzisztorból álló, egyszerűbb felépítésű, így olcsóbban gyártható, mint egy általános célú processzor? Ez ennek az ellenkezője, itt már csak a hatékonysági előny maradt, mivel belezsúfoltak mindenféle fix-funkciós célegységet. Fix-funkciós részek viszont egyre több kerül az általános processzorokba is, ha ott is tovább növekedik az arány, ez a hatékonysági előny is elkezd olvadni.

(#4) Abu85 válasza .mf (#3) üzenetére


Abu85
(HÁZIGAZDA)

Az FPGA-k egy része mindig bazinagy volt.

A semmi az nem nincs, hanem van. Ha a semmi van, akkor nincs semmi, de ha nincs semmi, akkor valami van, de az nem semmi.

(#5) atus72


atus72
(senior tag)

Nem teljesen értem a dolgot, FPGA is meg nem is... :F

(#6) Reggie0 válasza .mf (#3) üzenetére


Reggie0
(nagyúr)

Ez sosem volt igaz. Ugyan ahhoz a feladathoz mindig tobb tranzisztor tartozik, mivel konfiguralhato, azaz minden logikai egyseghez egy rakat sram tartozik amivel a routingot, felnezotablakat(sic!, amugy LUT) es specifikus reszegysegeket programozzak. Pont emiatt is lassabb orajelben, mint egy ASIC(vagy proci), mert a terben elosztott konfiguracios sram miatt a logikai egysegek tavolsaga is nagyobb, mint egy ASIC-nal.

A nagy elonye, hogy sokkal melyebben konfiguralhato, mint egy processzor, igy adott feladatnal a processzorban nem hasznalt funkciok helyet ki lehet vagni es felhasznalni. Tehat ha neked pl. csak matrixokat kell osszeadni, akkor nem kell egy teljes alu-t megvalositani, eleg csak telivagni osszeadokkal, mig a prociban ott fog csucsulni a sok nem hasznalt muveletvegzo reszegyseg.

A masik jelentos kulonbseg pedig a kvazi tetszoleges(nyilvan a routing is korlatos eroforras) osszekottetes az egysegek kozott. Igy tetszoleges pipeline-t lehet osszerakni, ahol a reszegysegek kozvetlen egymasnak adjak at az adatokat, mig processzornal mindig megmarad a minimum regiszter alapu cache-elt adataramlas, ami egy rakat felesleges(es energiaigenyes) buszmuvelettel jar.

[ Szerkesztve ]

Copyright © 2000-2019 PROHARDVER Informatikai Kft.