A DDR3-2000MHz modulok nagy része CL9-es késleltetéssel rendelkezik, ahhoz képest most 4000MHz-en CL19, amit nem neveznék nagy növekedésnek (időben tulajdonképpen ugyanannyi). De ha még nagyobb is lenne, attól még ugyanúgy lehet nagyobb az átviteli sebesség a korábbi memóriákhoz képest az órajel növelésével. A fejlesztések célja pedig az, hogy az átviteli sebesség egyre nagyobb legyen. Ez pedig azért érhető el akár nagyobb CL mellett is, mert a CAS (Column Access Strobe) késleltetés az utasítás kiadása (mem. vezérlő által) és a cellatartalom rendelkezésre állása között eltelt idő, ami csak akkor jelenik meg, ha nem a soron következő cellát akarjuk kiolvasni. A jellemző pedig az, hogy sok cellából álló, összefüggő adatterületen végzünk műveletet, ami a magasabb órajel miatt gyorsabb lesz (a CAS időt csak az első cella kijelölésekor kell megvárni, így egy nagyobb burst esetén elhanyagolható ez a plusz idő).
Az abszolút késleltetés csökkenni pedig nem nagyon fog, mert a további csökkentésnek már fizikai akadályai vannak (az újabb technológia sem segít, mert az elektronok akkor sem fognak gyorsabban mozogni).
[ Szerkesztve ]