HD Graphics 530 mélyvíz
A grafikus számítások szempontjából az új Gen9 architektúra – elődeihez hasonlóan – továbbra is három jól elkülöníthető részre osztható. A setup motor a Haswell IGP-jéhez képest nem változott, míg a kalkulációkért a már megszokott shader tömb felelős, amelyből a Broadwell IGP-től örökölt új dizájn mellett maximum kilenc darab kaphat helyet; tulajdonképpen ez az egység a hagyományos értelemben vett multiprocesszor. Ebben most is maximum 8 darab Execution Unit lesz fellelhető, melyek továbbra is komplex feldolgozók, így megmarad bennük a két darab 128 bites vektormotor.
Utóbbiak közül az egyik felel az általános operációk feldolgozásáért, míg a másik a speciális, trigonometrikus és transzcendens utasításokat támogatja, de mindkét vektoros egység kezeli az FMA-t, ami rögtön utat ad a 4+4 co-issue képességnek. Ezzel tehát az Execution Unitok továbbra is órajelenként nyolc darab, egymástól független FMA utasítást képesek végrehajtani. Természetesen a függőség kezelése kulcsfontosságú maradt, mivel az egymástól függő operációk párhuzamos feldolgozása nem lehetséges; erről ezúttal is a Thread Dispatch egység gondoskodik, amely igyekszik úgy etetni a vektormotorokat, hogy minél többször hasznosítható legyen a 4+4 co-issue feldolgozás. Mindemellett az alaparchitektúrát érintő finomítás, hogy javult a 32 bites integer műveletek feldolgozási sebessége.
Eddig kísérteties a hasonlóság Broadwell IGP-vel, de van egy fontos változás is, ugyanis a tesszellálásért és raszterizálásért felelős setup motor ugyan az úgynevezett unslice részben marad, de némileg elkülönítve, vagyis az Intel több setup motort is építhet az IGP-kbe. Ez nem jelenti azt, hogy mostantól ez így is lesz, így bőven elképzelhető, hogy továbbra is marad az egy setup motor az összes multiprocesszorra, de a lehetőség mostantól adott arra, hogy akár két-három setup motor is legyen a lapkában.
Minden shader tömbcsoport, vagy az Intel megfogalmazásával élve a slice elméletben megkaphatja a maga fixfunkciós blokkját. Ez azonban csak elmélet, a gyakorlatban nem lesz így, vagyis a GT2-es dizájnnál is megmarad az egy setup motor, és ez rendre egy slice-ot lát majd el, slice-onként három shader tömbbel.
Az unslice rész mindegyik Skylake IGP dizájnban megmarad, de a shader tömök vagy multiprocesszorok skálázása már megváltozik. A GT2-es dizájn esetén három shader tömb lesz beépítve a lapkába, és így rendre 24 feldolgozó kerül az egyes IGP-kbe. Ezzel egyetemben változik a render tömb is, és meg nem erősített információink szerint ezekhez idomulhat majd a setup motor. Ez azt jelenti, hogy a GT2-es dizájn esetén egy render tömb, illetve setup motor lehet a lapkában, és az így kialakult struktúrával a raszterizáló mindig ugyanannyi képpontot dolgozna fel másodpercenként, mint amennyi blending egység található összesen a render tömbben vagy tömbökben.
Természetesen a mostani, asztali piacra szánt Skylake lapka esetében GT2-es dizájnról beszélünk, így a három shader tömb mellé egy render tömb és egy setup motor társul. A shader tömbökben marad a két darab megosztott textúrázó blokk, amelyek egyenként négy darab Gather4-kompatibilis textúrázó csatornát alkalmaznak, illetve egy render tömbben is marad a négy blending és négy Z mintavételező egység.
A legtöbb gyorsítótár a Gen9-es architektúrán belül változatlan méretű és kialakítású, de az L3 gyorsítótár slice-onként 384 kB-ról 768 kB-ra duzzadt. Ez a GT2-es dizájnt használó aktuális Skylake lapkánál ténylegesen 768 kB-ot jelent. Az LDS, vagyis a helyi adatmegosztás ezúttal is az L3 gyorsítótár egy lecsípett szeletére épül. Az LDS mérete egyébként megnőtt, így már slice-onként 256 kB-os tárról van szó. Ez azt jelenti, hogy az L3 gyorsítótár a gyakorlatban slice-onként 512 kB-os, hiszen a többi terület helyi adatmegosztásra van fenntartva.
A Skylake IGP-jének egyik lényeges extrája az úgynevezett a round robin ütemezés bevezetése, amely egy fontos lépés az Intel számára. A legtöbb mai grafikus vezérlő ezt az ütemezési formát használja, mert ilyen formában minden processzusnak ki van osztva egy időszelet, amely jellemzően nagy szokott lenni, hogy nőjön az utasításkésleltetés elfedésének hatékonysága. Persze ennek a modellnek vannak hátrányai is, de az adatpárhuzamosságra tervezett rendszereknél, vagyis a grafikus vezérlőknél ezek tipikusan olyan hátrányok, amelyek a rendszer funkcionális működésébe bőven beleférnek, ha az utasításkésleltetés elfedése hatékonyabb lesz, ami viszont óriási előny. Ebből a szempontból az Intel kezdi közelíteni a konkurens architektúrák működését, hiszen látják, hogy nem az a jó út, amit korábban jártak.
A Gen9-es architektúra másik hatalmas újításáról már korábban is el lett csepegtetve némi információ. Ezt az iparág sok néven emlegeti, mint például GPU grafika preempció vagy mid-wave preempció. Előbbi a HSA alapítvány, míg utóbbi jellemzően az AMD szóhasználata, hiszen a GCN3, azaz a Volcanic Islands architektúrára bevezették ezt az újítást. Az Intel követi ezt az utat, és a Skylake IGP-je is megkapta az említett képességet, amelyet egységes szinten a legtöbb érintett ma finomszemcsés preempciónak hív.
Igazából nem is az elnevezés a lényeg, hanem maga a funkció, ami lehetővé teszi, hogy a grafikus vezérlő képes legyen az egyes elkezdett feladatok futtatásának ideiglenes megszakítására annak érdekében, hogy egy kiemelt feladat azonnal elérje és teljes egészében felhasználhassa szükséges erőforrásokat.
A cikk még nem ért véget, kérlek, lapozz!
