Amit írtam már régebben, az kéne, hogy ne csak instruction cache legyen, hanem egy olyan CPU-FPGA integráció, hogy az éppen gyakran használt eljárások (ha lehetséges, akkor) leképződnének egy integrált FPGA-ban a programok módosítása nélkül. Más kérdés, hogy biztos érdemes lenne erre is optimalizálni, de lehet, hogy sok programhoz hozzá se kéne nyúlni.
Le az elipszilonos jével, éljen a "j" !!!
