Új hozzászólás Aktív témák

• #18432 CPT.Pirk Jómunkásember Peter789 #18422

  Új Válasz 2012-04-02 11:26:57 #18432

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  CPT.Pirk

  Jómunkásember

  válasz Peter789 #18422 üzenetére

  No meglett a hiba forrása, be kellett iktatni némi szünetet 2 csomagküldés közé. Találomra 12 baudos szünetet raktam be, így semmi gond, mindig jó értékeket látok.

• #18429 CPT.Pirk Jómunkásember Peter789 #18422

  Új Válasz 2012-04-02 09:58:25 #18429

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  CPT.Pirk

  Jómunkásember

  válasz Peter789 #18422 üzenetére

  Be kellene kalibrálni a szkópomat ehhez, de nem tudom, hány kHz-es a kalibráló négyszögjel. Mind1, közben elhárítottunk pár apróságot a kódban egy fpga-s fórumban, most úgy működik, ahogy kell. Ha a 47.8MHz-re számolom ki a baudrate-t, akkor jó, ha 50-re, akkor az utolsó bit kimarad.

  Néha így is elveszti a vevő oldal a szinkront, és bazi nagy értékeket látok, lehet ha kicsit nagyobb szünetet tartok két adatküldés között, az majd megoldja.

  Amúgy az FPGA-ban nincs semmilyen beépített HW-s alkatrész, mert a leprogramozott alkatrész fizikailag létrejön. Itt a soros kommunikáció csak annyi, hogy követve az UART kommunikáció szabványi formáját, simán csak ki kell talicskázni a biteket a baudrattel a csatlakoztatott uart - usb híd áramkör számára, figyelve a cts és rts jeleket.

Új hozzászólás Aktív témák